Loại chip 3D mới này có thể phá vỡ “bức tường bộ nhớ” đang kìm hãm AI

Các kỹ sư đến từ Đại học Stanford, Đại học Carnegie Mellon, Đại học Pennsylvania và Viện Công nghệ Massachusetts (MIT) đã hợp tác cùng SkyWater Technology – xưởng đúc bán dẫn độc lập lớn nhất tại Mỹ – để tạo ra một loại chip máy tính đa lớp hoàn toàn mới. Thiết kế này mở ra triển vọng đột phá cho phần cứng trí tuệ nhân tạo, đồng thời củng cố nỗ lực đưa hoạt động sản xuất bán dẫn tiên tiến quay trở lại Mỹ.

Khác với các chip 2D truyền thống, nơi linh kiện được trải phẳng trên một mặt duy nhất, nguyên mẫu chip mới xếp chồng nhiều lớp mạch cực mỏng theo chiều dọc. Các kết nối thẳng đứng liên kết những lớp này, cho phép dữ liệu di chuyển nhanh hơn rất nhiều giữa bộ nhớ và các khối xử lý.

Mạng dây dẫn dày đặc theo chiều đứng, kết hợp với việc tích hợp chặt chẽ bộ nhớ và khối tính toán, giúp vượt qua những giới hạn tồn tại lâu nay của thiết kế chip phẳng. Kết quả thử nghiệm và mô phỏng cho thấy chip 3D này mang lại hiệu năng cao hơn khoảng một bậc độ lớn so với chip 2D truyền thống.

Dù trước đây đã có nhiều nghiên cứu trình diễn chip 3D mang tính thử nghiệm, đây là lần đầu tiên một thiết kế như vậy vừa cho thấy lợi ích hiệu năng rõ rệt, vừa được sản xuất trong một xưởng đúc thương mại. “Điều này mở ra cánh cửa cho một kỷ nguyên mới của sản xuất và đổi mới chip,” giáo sư Subhasish Mitra (Stanford), trưởng nhóm nghiên cứu, chia sẻ tại Hội nghị IEEE IEDM lần thứ 71. “Những đột phá như thế này là con đường để đạt được mức cải thiện phần cứng gấp 1.000 lần mà các hệ thống AI tương lai sẽ cần.”

Vấn đề của chip phẳng

Các hệ thống AI hiện đại như ChatGPT hay Claude phụ thuộc vào khả năng di chuyển khối lượng dữ liệu khổng lồ giữa bộ nhớ – nơi lưu trữ thông tin – và các đơn vị tính toán – nơi xử lý dữ liệu.

Trên chip 2D tiêu chuẩn, các thành phần này nằm trên cùng một mặt phẳng với lượng bộ nhớ gần kề rất hạn chế. Vì vậy, dữ liệu buộc phải đi qua một số ít “đường cao tốc” dài và dễ tắc nghẽn. Trong khi các khối xử lý hoạt động cực nhanh, tốc độ truyền dữ liệu lại không theo kịp, còn việc thiếu bộ nhớ cục bộ khiến hệ thống liên tục bị trễ. Giới kỹ sư gọi giới hạn này là “bức tường bộ nhớ”, khi khả năng xử lý vượt xa khả năng cấp dữ liệu của chip.

Trong nhiều thập kỷ, ngành bán dẫn cố gắng giải quyết vấn đề bằng cách thu nhỏ transistor và nhồi nhét ngày càng nhiều linh kiện lên một con chip. Tuy nhiên, chiến lược này cũng đang tiến gần tới giới hạn vật lý, được gọi là “bức tường thu nhỏ”.

Con chip mới vượt qua cả hai rào cản này bằng cách… xây dựng theo chiều cao. “Khi tích hợp bộ nhớ và tính toán theo chiều dọc, chúng tôi có thể di chuyển lượng dữ liệu lớn nhanh hơn rất nhiều, giống như hệ thống thang máy trong các tòa nhà cao tầng cho phép nhiều người di chuyển cùng lúc giữa các tầng,” ông Tathagata Srimani (Carnegie Mellon), tác giả chính của nghiên cứu, giải thích.

Ông Robert M. Radway (Đại học Pennsylvania) nhận định: “Bức tường bộ nhớ kết hợp với bức tường thu nhỏ tạo thành một tổ hợp chết người. Chúng tôi đối mặt trực diện bằng cách tích hợp cực kỳ chặt chẽ bộ nhớ và logic, sau đó xây dựng lên trên với mật độ rất cao. Nó giống như Manhattan của ngành điện toán – nhét được nhiều ‘người’ hơn trong một không gian nhỏ hơn.”

Chip 3D mới được sản xuất như thế nào?

Trước đây, hầu hết các nỗ lực làm chip 3D đều dựa trên việc xếp chồng các chip riêng biệt. Cách này hoạt động được, nhưng các kết nối giữa các lớp thường thô, thưa và dễ trở thành nút thắt cổ chai.

Thay vì chế tạo từng chip riêng rồi ghép lại, nhóm nghiên cứu xây dựng từng lớp mạch trực tiếp chồng lên lớp trước đó trong một quy trình liên tục. Phương pháp “3D nguyên khối” này sử dụng nhiệt độ đủ thấp để không làm hỏng các lớp bên dưới, cho phép xếp chồng linh kiện dày đặc hơn và kết nối với mật độ cao hơn nhiều.

Đáng chú ý hơn cả, toàn bộ quy trình được thực hiện trong một xưởng đúc thương mại tại Mỹ. “Biến một ý tưởng học thuật tiên phong thành thứ mà nhà máy thương mại có thể sản xuất là thách thức cực lớn,” ông Mark Nelson, Phó chủ tịch SkyWater Technology, cho biết. “Nghiên cứu này chứng minh rằng các kiến trúc tiên tiến không chỉ tồn tại trong phòng thí nghiệm, mà hoàn toàn có thể sản xuất trong nước, ở quy mô lớn – điều mà nước Mỹ cần để giữ vị thế dẫn đầu về bán dẫn.”

Hiệu năng và tiềm năng

Các thử nghiệm phần cứng ban đầu cho thấy nguyên mẫu chip đã nhanh hơn chip 2D tương đương khoảng 4 lần. Các mô phỏng cho phiên bản tương lai cao hơn – với nhiều lớp bộ nhớ và tính toán hơn – cho thấy mức cải thiện còn lớn hơn nữa. Một số thiết kế nhiều tầng đạt tới hiệu năng cao gấp 12 lần với các tác vụ AI thực tế, bao gồm cả những khối lượng công việc dựa trên mô hình mã nguồn mở LLaMA của Meta.

Đáng chú ý nhất, nhóm nghiên cứu cho rằng thiết kế này mở ra con đường thực tế để đạt mức cải thiện 100 đến 1.000 lần về chỉ số EDP (Energy-Delay Product) – thước đo cân bằng giữa tốc độ và hiệu quả năng lượng. Bằng cách rút ngắn tối đa quãng đường dữ liệu phải di chuyển và bổ sung hàng loạt “làn đường” theo chiều dọc, con chip có thể vừa xử lý nhanh hơn, vừa tiêu thụ ít năng lượng hơn – điều mà kiến trúc chip phẳng trước đây gần như không thể đạt được.

Theo các nhà khoa học, ý nghĩa lâu dài của nghiên cứu này không chỉ nằm ở hiệu năng. Việc chứng minh rằng chip 3D nguyên khối có thể được sản xuất ngay tại Mỹ đã đặt nền móng cho một kỷ nguyên mới của đổi mới phần cứng trong nước, nơi Mỹ có thể vừa thiết kế vừa sản xuất những con chip tiên tiến nhất.

Giống như cuộc cách mạng mạch tích hợp những năm 1980 được thúc đẩy bởi sinh viên học cách thiết kế và chế tạo chip trong các phòng thí nghiệm Mỹ, sự chuyển dịch sang tích hợp 3D theo chiều dọc cũng sẽ cần một thế hệ kỹ sư mới thành thạo các công nghệ này. Thông qua các chương trình hợp tác và tài trợ như Northwest-AI-Hub, sinh viên và nhà nghiên cứu đã và đang được đào tạo để thúc đẩy đổi mới bán dẫn của Mỹ.

“Những đột phá như thế này dĩ nhiên là về hiệu năng,” giáo sư H.-S. Philip Wong (Stanford) kết luận, “nhưng quan trọng hơn, chúng là về năng lực. Khi chúng ta có thể tự xây dựng các chip 3D tiên tiến, chúng ta sẽ đổi mới nhanh hơn, phản ứng nhanh hơn và chủ động định hình tương lai của phần cứng AI.”